Verilog的簡單介紹（一）

高能！接下來的畫風比較奇特 ❤️ 想和大家聊聊Verilog，我看到的這方面的資料都講的太複雜了，而且畫面不夠可愛。雖然咋們是工科，要嚴謹，但是我真的看不下去了！ 好了，吐槽結束，進入正題。 這張圖比較浮誇，我就是想試試圖片能不能上傳。 說白了Verilog就是一語言，跟什麼python一樣，不過是給硬件的。意思就是你在電腦裏寫完碼之後，要通過一個可編程界面（PLI），一般是一個universal

>>阅读原文<<