AD7606讀取邏輯，並行16位模式

初態：CONVSTAB高，CS高，RESET低，RD高 開始 復位一次 CONVSTAB轉換信號 等待忙 CS拉低 RD拉低 等待FRSDATA==高電平 讀取V1通道的值 RD拉高 for(i=0;i<7;i++) { 延時20ns RD拉低 延時10ns 讀取Vi通道的值 延時20ns RD拉高 } RD拉高 CS拉高 CONVSTAB拉高web

>>阅读原文<<