跨時鐘域電路設計——亞穩態及雙鎖存器

一、同步電路 定義：電路中所有受時鐘控制的單元，全部由一個統一的時鐘控制。 優點：在同步設計中，EDA工具可以保證電路系統的時序收斂，避免電路設計中的競爭冒險。 缺點：時鐘樹綜合需要加入大量延遲單元，使電路面積和功耗大大增加。   二、異步電路 定義：電路數據傳輸可以在任一時刻發生，沒有一個統一的時鐘控制。 優點：模塊化特點突出，對信號延遲不敏感，沒有時鐘偏斜問題，低功耗的特性 缺點：設計複雜，缺

>>阅读原文<<