DSP與FPGA通訊軟件設計

前端採集的振動信號在FPGA中，通過內部FIFO緩存以後發送給DSP作數據處理。DSP和FPGA之間經過EMIF接曰方式鏈接通FIFO實現DSP和FPGA之間的數據傳輸。 如圖所示的FPGA和DSP的接口示意圍，圖中的DSP控制FPGA採集信號，FPGA中的FIFO數據裝滿的時候出發DSP開始讀取數據，數據讀取期間，引腳FPGA_CS_RD處於高電平，讀取完畢後跳變爲低電平，ＦＰＧＡ讀取到對應引腳

>>阅读原文<<