使用Sigrity進行走線阻抗與耦合度檢查

使用Sigrity進行走線阻抗與耦合度檢查 Layout中對於走線最基礎的關注點是阻抗和串擾。對於阻抗，在開始設計PCB之前，我們會計算出滿足阻抗要求的單端走線以及差分線等。對於串擾則是通過設置走線與走線之間的間距。這兩者我們都會在設計的時候將參數填寫到規則管理器中進行佈線約束。 但實際設計中通常不能完全遵守設計規則，比如在Fanout區域需要降低走線線寬等，這也是區域規則存在的原因。除了這種由於

>>阅读原文<<