FPGA中除法是怎麼實現的？

  在FPGA中，我們怎麼實現除法操作？最簡單的方法當然是調IP Core。   在Divider Generator的IP Core中，我們可以選擇有/無符號數進行除法，還可以選擇除法的延遲。當然，延遲越小，佔用的資源就越多。   雖然有IP可以直接調用，但我們還是要了解FPGA中除法的原理，手動來寫一個除法器。 FPGA中除法原理   兩個32的無符號整數除法，被除數a除以除數b，他們的商和餘

>>阅读原文<<