四選一數據選擇器

Verilog HDL學習筆記二 四選一數據選擇器 真值表：web 控制端S1S0 輸出OUT 00 in0 01 in1 10 in2 11 in3 設計代碼：svg module mux4_to_1(out,in0,in1,in2,in3,s1,s0); input [1:0]in0,in1,in2,in3; input s1,s0; output reg [1:0]out; alwa

>>阅读原文<<