VerilogHDL（第2版）數字系統設計及仿真

前言 學完了uvm、sv，通過ahb2apb橋的驗證，對uvm框架有了較爲深刻的認識，但是驗證需要明白設計的一些東西。雖然之前學習過Verilog，但那真的只是走馬觀花，沒有養成任何編寫代碼的習慣，故後面打算深入學習verilog和設計方面的基礎。 這篇博客將基於下面這本書進行總結。 可能大多數是以問題的形式出現的，希望可以引起思考！ 第1章 Verilog HDL入門簡介 問題導入： Veril

>>阅读原文<<