FPGA series # 雙線性插值的圖像縮放【雛形】

寫了將近一個月的代碼，寫寫刪刪。一開始花了幾天時間擼清了思路，畫好了圖，下手的時候發現很多地方還是考慮不周。今天好不容易寫出點樣子來，暫時做個總結。 正文： 縮放倍數：（分三步） step1：預設好的，比如3、4倍； step2：還是預設好的，縮放因子是一個parameter。可以通過修改代碼改變； step3：縮放因子是個變量，不用改代碼，可以改變的。 從一開始的思路說起吧，之前的博客有擼過算法

>>阅读原文<<