嵌入式軟件教程2.2

2.4時序圖 硬件工程師的工作之一就是保證信號在傳播過程中的傳播延時不會累加起來，到達最終目標。 2.4.1D觸發器 簡單來說，就是一個1位的存儲器。 當CLK端上升時，Q端存儲D端口的輸入電平信號-高或低（1/0），另一個輸出端輸出與Q端相反的信號。 2.4.2保持時間和建立時間 建立時間：CLK上升沿前，D輸入必須保持不變的一段時間。圖上是最小時間值。 保持時間：CLK上升沿後，D輸入必須保持

>>阅读原文<<