PCIE項目中AXI4 IP核例化詳解

PCIE項目中AXI4 IP核例化 本文爲明德揚原創文章，轉載請註明出處！ 本工程實現PCIE的8通道速率2.2GBps通信，並驗證數據的正確性。 本工程裏已經把PCIE部分做成一個封裝的模塊，對外提供的是fifo_wr(數據發送fifo)接口和fufi_rd(數據接收的fifo接口)，用戶只要操作fifo接口，無需關心PCIE的內部驅動。爲了便於讀者更加明白，可以深入瞭解PCIE，我們將會製作一

>>阅读原文<<