PCB主線佈線規範—高速線之DDR2

1、DDR2時鐘線走線規則
a)時鐘線包括
MEM_CLKOUT#0、MEM_CLKOUT0、MEM_CLKOUT#一、MEM_CLKOUT1，MEM_CLKOUT#二、MEM_CLKOUT2；
MEM_CLKOUT#三、MEM_CLKOUT三、MEM_CLKOUT#四、MEM_CLKOUT四、MEM_CLKOUT#五、MEM_CLKOUT5。
b)DDR2時鐘線走線規則
分線對與對之間的間距爲20mil min；
DDR時鐘線對其餘線的間距爲20mil min；
北橋Breakout出來4mil，差分線對內間距6mil min，長度控制1000mil之內。再出來線寬6.5mil，差分線對內 兩根線的間距爲5mils，蛇形線間距爲20mils；
c)DDR2時鐘線走線長度約束規則
差分線對內兩根線±10mils；
每一個DIMM三對差分線匹配在50mils內，即最大值減最小值不大於50mils；
每一個DIMM三對差分線匹配在50mils內，即最大值減最小值不大於50mils；
全部線長在2850mils和6500mils間
d)阻抗控制：
70Ω±10%(差分線)
2、DDR2 數據線走線規則
a) DDR2 數據線定義，共八組
MEM_DAT[7..0]，MEM_DM0，MEM_DQS0，MEM_DQS#0；
MEM_DAT[15..8]，MEM_DM1，MEM_DQS1，MEM_DQS#1；
MEM_DAT[23..16]，MEM_DM2，MEM_DQS2，MEM_DQS#2；
MEM_DAT[31..24]，MEM_DM3，MEM_DQS3，MEM_DQS#3；
MEM_DAT[39..32]，MEM_DM4，MEM_DQS4，MEM_DQS#4；
MEM_DAT[47..40]，MEM_DM5，MEM_DQS5，MEM_DQS#5；
MEM_DAT[55..48]，MEM_DM6，MEM_DQS6，MEM_DQS#6；
MEM_DAT[63..56]，MEM_DM7，MEM_DQS7，MEM_DQS#7。
b)DDR2 DATA線走線規則
全部DATA線均參考GND；
MEM_DQS[7..0]，MEM_DQS#[7..0]爲差分線，北橋Breakout出來4mil，差分線對內間距6milmin。長度控制 700mil之內。再出來線寬6.5mils，差分線對內間距5mil與其它間距18.5milmin。蛇形線間距爲20mils；
MEM_DAT[63..0]，MEM_DM[7..0]北橋Breakout出來線寬4mil與其它6mil間距長度控制700mil之內，再出來線寬 6.5mil同其它18.5milmin間距，蛇形線間距爲20mils。
c)DDR2數據線走線等長約束規則
全部DATA線組線長在2000mils和7000mils間；
MEM_DQS=MEM_DQS#±10mils；
每組中DATA和DM的線長爲DQS平均線長±50mils；
MEM_DQS=MEM_CLKOUT平均值±1000mils；
d)阻抗控制
Data，Data Mask：40Ω±10%，W10；
Data Strobes：70Ω±15%(差分線)，W10S5。
3、DDR2 控制線走線規則
a) DDR2控制線定義
MEM_CS#0、MEM_CS#一、MEM_CS#二、MEM_CS#三、MEM_CKE0，MEM_CKE一、MEM_CKE二、MEM_CKE三、MEM_ODT0、MEM_ODT1，MEM_ODT二、MEM_ODT3。
b) DDR2 控制線走線規則
北橋Breakout出來5mil，與其它間距5milmin，長度控制700mil之內。再出來線寬7.5mils，與其它控制線間距9.5mil min。
c) DDR2 控制線等長規則
全部控制線長在2000mils和5650mils間。
4、DDR2 命令線走線規則
a) DDR2 Command線定義
MEM_ADD[14..0]，MEM_BA[2..0]，MEM_RAS#，MEM_CAS#，MEM_WE#。
b) DDR2 Command線走線規則
北橋Breakout出來5mil，與其它間距5milmin。長度控制700mil之內。再出來線寬9.5mils，與其它Command線間距5.5mil min。
c) DDR2 Command線等長約束規則
全部Command組線長在2000mils和5650mils間；
每一個通道Command和CTRL線中最長線與最小線差在1750mils內；
對於每一個DIMM，時鐘線最大值1100mils≤線長≤時鐘線最小值600mils。
d) 阻抗控制
45Ω±10%，W8。