XILINX時序報告重要參數的含義

本文講解XILINX FPGA生成時許報告後各參數的含義，綜合完後打開Report Timing Summary ，跟ISE不一樣的是Vivado綜合後的時序報告是可信的，但注意要將約束添加好，如果在綜合時沒有添加約束，可以在綜合後添加，添加後可以直接查看時序報告，不用重新綜合， 打開時序報告界面如下： 此處注意Check Timing裏的歎號都要關注一下，重點關注有沒有未約束的時鐘和有沒有LOO

>>阅读原文<<