Verilog筆試面試常考易錯點整理

本人正在數字IC求職，公衆號如下，歡迎大家關注！公衆號將會定期推送自己求職過程中實戰積累的知識點和題目！ 1. Verilog爲什麼適合描述硬件設計？ 1）always塊間是並行的，符合硬件中電路並行計算的特性 2）always時鐘觸發的特性，符合寄存器的行爲 3）Verilog是一種自頂向下的層次化設計方法，能夠將複雜的大型數字系統劃分爲規模較小4且功能相對簡單的單元電路，從而加速大型數字系統的

>>阅读原文<<