【原創】你必需要掌握的 Verilog語法知識點 | Verilog語法筆記私人總結版

本文爲明德揚原創及錄用文章，轉載請註明出處！ 做者：軒工web 1.1 概述框架 條目 說明 分類 1>> 面向設計的語句； // 可綜合。2>> 面向測試的語句； //testbench ，不可綜合。 特色 設計語句 assign ， always ，模塊例化，都對應實際電路，並行執行。 構造 1.2 模塊 Modulesvg 條目 說明 模塊名（端口列表） 整個電路的外特性，抽象爲黑盒子； 端

>>阅读原文<<