計算機組成原理（1）

第三章 組合邏輯電路 一、SystemVerilog硬件描述語言基礎 1.HDL的起源 2.綜合與仿真 3.SystemVerilog HDL程序的基本結構 4.SystemVerilog HDL的語法要素 二.基於SystemVerilog的數字邏輯電路建模方法 1.行爲建模 1)基於持續賦值語句（assign）的建模 2)基於過程塊語句（always或initial）的建模 2.結構化建模（層

>>阅读原文<<