芯片邊界效應

       隨着深亞微米工藝的發展，CMOS製造工藝對設計的影響也越來越大。在0.18um以前都可以忽略的工藝影響，在工藝一步一步發展的情形下，製造工藝所帶來的影響變成了芯片設計中不可忽視的因素。本文詮釋了製造工藝的兩個重要效應：STI、WPE。通過對兩種效應的分析，提出了在芯片設計階段考慮它們的必要性。特別是針對IP模塊級別的設計，本文給出了在電路設計階段和版圖設計階段時，如何減小或者避免這兩

>>阅读原文<<