SystemC中文教程一

時間 2019-12-31

標籤 systemc 中文教程简体版

原文原文鏈接

SystemC是什麼前端

首先， SystemC不是一門新的語言，而是基於C++開發的library；所以，你所熟悉的C++知識均可以在SystemC建模時使用；理論上來講，SystemC library和常見的boost庫沒有任何本質差異。此外，這也告訴咱們只需一個支持C++的環境，咱們就能夠進行SystemC建模和仿真，無需任何其餘工具，這相比其餘軟硬件建模語言來講，所需環境極其簡單。算法

注：最多見的硬件描述語言Verilog，它的仿真須要仿真工具支持，如VCS、modelsim等，它們都是價格昂貴的EDA工具，且使用複雜。編程

其次，SystemC是由Accellera組織擁有的開源庫，它使用Apache 2.0開源協議；Apache2.0協議是一種對商業應用友好的許可，因此，不論用戶用之開發的產品是否商用，均可以放心使用，不用擔憂侵權行爲。架構

可是，SystemC是幹什麼用的呢？SystemC的命名已經代表了它的用途，它是一種系統建模語言；咱們經常用系統來形容複雜的東西，一臺電腦、一塊芯片、一個公司均可以稱之爲一個系統。系統有不少特徵，如模塊化、並行性、通訊機制、規則下辦事等等。以電腦爲例，CPU、GPU、內存、顯示器等都是一個個獨立的模塊，各自完成各自的任務；它們老是並行工做，同時又經過接口相互通訊。如何爲一個系統建模呢？原生的編程語言都是串行執行的，沒法建模並行系統；即便你建模了一個系統，但最終都要在CPU上跑仿真，而CPU老是串行執行的。咱們知道，硬件是大量並行運行單元的組合，必須可以支持對並行操做的模擬；SystemC正是爲此而生，爲軟硬件系統建模提供了強有力的支持。框架

總結：SystemC是一個支持系統建模的開源的C++ library；編程語言

SystmeC的做用模塊化

現代的芯片老是包含硬件和軟件，軟件部分能夠是固件或者驅動；芯片市場是一個充滿競爭的市場，幾乎全部的芯片公司對產品都有嚴格時間規劃；如何讓產品儘快面市，如何減小產品bug幾乎是全部芯片公司都須要面對的難題。SystemC可讓軟硬件並行開發，加快產品面市時間。工具

以下左圖所示，傳統的設計流程中在FPGA原型出來以前，硬件和軟件開發之間幾乎沒有交流；只有在通過漫長的「設計-驗證-綜合」流程後（通常幾個月），軟件才能在FPGA平臺上測試本身的代碼，因爲軟件設計時沒有平臺測試，此時測試必然有不少錯誤，這種錯誤須要修改硬件或軟件，並從新迭代，這將浪費大量的時間。在計算機領域，有一個至理名言：越早發現bug，損失就越小。顯然，傳統的設計流程與此目標不符。性能

以下右圖所示，在軟硬件設計以前，先開發抽象SystemC模型（如TLM模型），而後硬件部門將此模型轉化爲RTL，軟件部門在此模型上開發軟件。如此一來，軟硬件的任何錯誤都能儘早被發現並修改，大大節省了開發時間。測試

常見疑問1：開發SystemC模型不也增長了設計流程時間嗎？

答：是的，開發SystemC模型確實須要時間；不過因爲C++是高級語言，並且這裏的模型不須要精確到clock級別，只須要達到TLM級別，因此開發難度相比與硬件設計驗證和軟件開發來講很是低，所耗時也是能夠忽略的。

常見問題2：爲何不在RTL上開發軟件呢？

答：首先，等到一個能運行的RTL出來須要很長的時間；其次，RTL的仿真速度比TLM模型速度慢至少100x倍；因此RTL平臺開發軟件是不現實的。

其實SystemC的用途遠不止如此，下面大體總結下SystemC的用途：

硬件架構探索，創建算法、性能模型；
驗證工程師做爲參考模型（經過DPI接口調用）；
設計工程師將其做爲design spec，設計RTL；
軟件工程師做爲軟件開發的硬件模型；
使多種提早測試成爲可能；

總結：SystemC模型在芯片前端流程中重用度很是高，幾乎能夠做爲各個部門（架構組，算法組，設計組，驗證組，軟件組）之間的橋樑，使得部門之間的溝通合做更加有效，大大增長工做效率。

幾種使用SystemC模型的靈活測試案例：

驗證人員能夠提早搭建測試平臺（使用SystemC model作DUT）；

在RTL可用以前，將SystemC model封裝於System Verilog內，而後做爲DUT搭建測試平臺，並編寫test cases。如今，如VCS等仿真軟件已經內置了對SystemC的支持，無需使用DPI接口，就能將SystemC模型封裝成System Verilog module。

混合仿真

按照上述方法搭建測試平臺後，隨着一個個模塊或IP的RTL設計完成，逐漸用它們替換測試平臺中相應的SystemC模型，而後運行測試用例，便可測試真實的RTL。

在FPGA平臺上使用

雖然SystemC模型仿真速度要比RTL仿真快100x-1000x，可是依然沒有FPGA速度快；所以在FPGA平臺穩定以後，在FPGA平臺上繼續開發軟件會更加高效。不過FPGA平臺昂貴，面積有限，想將整個SOC放進FPGA是不可能的，可是驅動開發每每須要整個SOC的平臺，這時能夠將SOC的SystemC模型中本身關注的IP模型替換成FPGA實現，其餘部分依然使用SystemC模型。

SystemC的優點

芯片設計前端的流程很長，和芯片前端相關的語言也不少，好比Verilog、VHDL、System Verilog、SystemC、Matlab、C/C++等等，但沒有一個語言可以作到適合於整個前端流程，包括本文所說的SystemC也不行；每種語言都有適合使用的領域，只有在整個前端流程的不一樣節點上選擇最合適的語言工具，並加以整合，才能加速產品開發。

注：本圖引用自《SystemC: From the Groud Up》

如上圖所示，它顯示了各類語言工具適合使用的場所，其中：

Verilog、VHDL主要用於RTL建模，並用來綜合生成數字電路；
System Verilog吸取了Verilog，既可以用於RTL建模，也能用於功能驗證，基於System Verilog開發的UVM更是現現在最流行的驗證方法學。
Verie和e語言主要用於對ASIC進行功能驗證；
SystemC則主要用於架構級建模、軟硬件建模、行爲級建模；
Matlab則主要用於算法設計、架構設計等。

咱們熟知的Verilog/VHDL/System Verilog是最多見的硬件建模語言（更準確的說是硬件描述語言，即HDL），可是衆所周知，HDL的開發難度大、故障率高、運行速度慢、與軟件語言兼容性差，HDL用於開發RTL很是合適，可是用於抽象程度更高的建模就顯得難堪大任。

C++屬於高級語言，開發速度快、運行效率高（僅次於C）。考慮到幾乎全部的底層軟件都是用C/C++開發的，使用C++進行硬件建模，使得軟硬件能夠在同一種語言開發，從而讓軟硬件協同仿真更加方便高效。

SystemC library

下圖是SystemC的框架圖； SystemC的底層是C++及其標準庫，固然也可包括其餘的C++庫，如boost庫。

SystemC library包含多種功能，最核心的有以下幾項：