Reflect

 

Reflect

 

反射是引發SI的一個最基本因素，信號在傳輸線傳播過程當中，一旦它所感覺到的傳輸線瞬時阻抗發生變化，那麼就必將有發射發生。

反射是因爲傳輸線瞬時阻抗變化而引發的

下面就從理論角度來分析一下反射的機理、反射係數和傳輸係數的計算

 

配個簡易圖來加以說明

 

 

圖中褐色的爲電路板上的大面積鋪銅層（GND或者PWR），它是信號的返回路徑。綠色和紅色是傳輸線，S1比較寬，S2較窄，很明顯在S1和S2的交接處出現了阻抗不連續，根據阻抗計算公式應該是Rs1<Rs2。那麼信號傳輸到這裏的時候，從反射的定義來看應該是發生了反射。

那麼究竟有多少信號被反射了呢？又有多少信號經過了界面進入S2了呢？

 

這裏就涉及到了反射的計算，即反射係數的計算和傳輸係數的計算

在交界面，雖然阻抗發生了變化，可是電壓和電流必定都是連續的

這個結論必定要能理解，電壓和電流不可能出現一個斷裂

即在交界面的左邊一點和右邊一點，他們的電壓和電流都是相等的

這裏的一點點就像微積分中的那麼一小點

 

在分界面的左邊一點點S1中有：Rs1=V1/I1   （1）

在分界面的右邊一點點S2中有：Rs2=V2/I2   （2）

其中的V一、V2分別爲分界面兩側的電壓，I1和I2爲分界面兩側的電壓

由上面的電壓和電流連續性得知：V1=V2,I1=I2   （3）

分析上面的三組方程，若是沒有反射，他們是不可能同時成立的

因爲Rs1和Rs2是不相等的

因此能夠斷定在分界面一定存在反射回源端的信號

反射電壓設爲Vf，反射電流爲If

進入S2的電壓爲Vt，電流爲It（稱他們爲傳輸電壓和傳輸電流）

信號電壓爲Vi，電流爲Ii（稱之爲輸入電壓，從分界面看）

 

電壓關係有：Vi+Vf=Vt

電流關係有：Ii-If=It

這又是很關鍵的兩個關係式

因爲Vi/Ii=Rs1

Vf/If=Rs1

Vt/It=Rs2

把這三個關係式代入到上面的兩個電壓和電流關係方程中能夠獲得

Vi/Rs1-Vf/Rs1=Vt/Rs2=（Vi+Vf）/Rs2

（Vi-Vf）/Rs1=（Vi+Vf）/Rs2反射係數X定義爲反射電壓和輸入電壓的比值，即Vf/Vi

可求的X=（Rs2-Rs1）/（Rs1+Rs2）

 

傳輸係數Y定義爲傳輸電壓和輸入電壓的比值，即Vt/Vi

通過X式小變形便可求得

可求的Y=2Rs2/（Rs1+Rs2）

 

 

反射是常常遇到的SI問題，咱們只能無限地縮小它，卻不能徹底消除它，在波形能夠接受的狀況下儘可能作到最大限度的抑制反射，這就是咱們要作的工做。

 

最重要的就是匹配電阻的阻值肯定，匹配的端接肯定即採用何種匹配。源端串接和接收端並接的匹配方式是不一樣的。

反射係數，即X=(Z2-Z1)/(Z1+Z2)，Z1和Z2分別爲傳輸線阻抗失配分界面先後的瞬時阻抗。

那麼這就有3種狀況

1.Z1=Z2，即阻抗相等，X=0，即沒有反射

2.Z2=無窮大，X=1，即徹底正反射，不少接收端的狀況

3.Z2=0，X=-1，即徹底負反射，末端短路了，接地了，阻抗爲0，反射信號便可以理解爲返回路徑上的迴流

 

源端串聯電阻R，和驅動端的源電阻R0，串聯後的總電阻R+R0，總電阻值等於或者最接近傳輸線阻抗Z。那麼這時候信號分壓，真正進入傳輸線上傳播的只有源信號電壓的一半，到接收端時，因爲接收端阻抗爲無窮大，發生反射，反射係數爲1，傳輸係數Y=2，即進入接收端的信號又等於驅動端的信號了。而返回源端的信號因爲阻抗沒有變化，到源端時被源電阻和串聯匹配電阻吸取了，再也不發生反射，這是理想狀況。

 

 

究竟多大的反射纔會引發咱們的注意呢？什麼樣的狀況下才須要做阻抗匹配呢？下面就來探討一下：

咱們在SigXplorer中搭建一個簡易的Point-Point拓撲結構，開始時對驅動端的源電阻不得而知，使用理想傳輸線，特徵阻抗爲50ohm，傳輸延時爲0.1ns，未加任何阻抗匹配元件，仿真頻率選擇50Mhz

 

 

 

下面來看一下仿真波形，從圖示中的放大部分能夠看到驅動端和源端都有明顯的振鈴存在，而且過沖比較大

 

 

 

從上面的仿真結果看，源端內阻抗和傳輸線阻抗不匹配的確形成的反射，產生了過沖並生成了振鈴，這時咱們就猜測這一切的產生是否和傳輸線的長度有關係呢？下面修改傳輸線延時爲0.01ns

 

 

 

仿真頻率仍然爲50Mhz，看下仿真波形，驚訝地看到那些毛刺不見了，接收端和驅動端的波形接近重合，彷佛沒有發生一點變形。到這裏有人也許會下這樣的結論，傳輸線足夠短的時候，就不發生反射了。那麼這種論斷正確麼？從反射的經典理論來看這個論斷是不正確的，由於理論中提到：只要信號探測到的阻抗發生變化，那麼就會發生反射。理論和咱們實際從表面上看彷佛是發生了衝突，那麼到底是什麼緣由呢。咱們接下來繼續分析...

 

 

先不急着下結論，按照反射的經典理論爲指導依據來處理反射問題，把傳輸線的延時改成1ns，在源端添加串聯電阻，阻值爲0～50ohm，10ohm爲步進進行掃描仿真。

 

 

紅色波形所對應的串阻阻值爲0ohm，往下依次遞增，從接收端波形上看，這組取值中40ohm所對應的波形要好於其餘波形

 

 

將40ohm對應的波形取出來單獨分析，從波形上看，接收端的波形比較好，而驅動端的波形有一個明顯的階梯狀，造成這個階梯狀的緣由是什麼呢？

 

 

爲了便於分析驅動端波形發生了階梯狀，咱們換一種仿真工具Hyperlynx，它能夠設置探針測試點，更方便咱們分析問題。咱們在拓撲結構上選擇了4個測試點，其中紅色和紫色箭頭所指的波形應該是徹底一致的，主要就是想看一下黃色箭頭處的波形和接收端的波形之間的關係。

 

 

 

 

仿真頻率爲50Mhz，傳輸線特徵阻抗爲60ohm，傳輸延時爲1ns，仿真波形以下。青色波形呈現出明顯的半階梯形狀，圖中看到階梯維持在0.9V位置大約2ns左右，由於源端必須等待接收端的反射波回來後才能達到滿擺幅電壓，等待的時間是2倍的傳輸延時（1ns）。

 

 

 

 

相對於信號上升時間，傳輸延時越長，這裏的階梯持續時間就越久。以下圖所示：

 

 

 

 

 

接下來分析一下這裏的幾個波形，青色和紫色波形都出現了階梯。咱們可能會有一個很不解的地方，就是爲何紫色波形出現的階梯那麼的不可捉摸，有點怪怪的，其實它和青色波形產生的機理是同樣，而咱們在SiXplorer中仿真，而後在Sigwave中看到的波形就是這裏的紫色和黃色波形，沒有青色波形。因此習慣使用SQ的同志對驅動端波形出現的階梯可能會有不解的狀況，在這裏應該至少有一個感性的認識。

咱們假定這裏的驅動端源電阻和串聯電阻之和等於傳輸線的阻抗，那麼信號傳播到串阻和傳輸線的分界點處，首先感覺到的阻抗沒有變化，沒有發生反射，可是要分壓，真正進入傳輸線的電壓爲信號電壓的一半（串聯分壓），注意這裏說的是信號電壓，而不是驅動端的電壓，這二者仍是有區別的。

驅動端的等效電路以下:

 

 

 

其中R0是驅動端的內阻，這裏的A點纔是信號電壓，B點實際上是驅動端的輸出電壓，而仿真出現的不可捉摸的階梯波形實際上是B點的波形，造成機理和黃色波形同樣，但因爲源電阻較小，因此此處的分壓（即紫色波形的階梯處電壓）應該爲

V=Vi*(Rs+Z0)/(R0+Rs+Z0)    其中Vi爲信號電壓，R0爲源內阻，Rs爲串聯電阻，Z0爲傳輸線阻抗

代入值計算的V=1.8×(60+38)/(22+60+38)=1.47V，與仿真波形基本吻合。