FPGA 脈動陣列的設計

一：定義 脈動陣列：數據流同步流過相鄰的二維陣列單元的處理器結構，一般不同方向流過不同數據。如下圖： 二維不同數據在同一時鐘下依次輸入每個處理單元，而後完成乘法並存在其寄存器中。 二：舉例 三：設計 結構： 單個PE的代碼 module pe(clk, reset, coeff, in_x, in_y, out_x, out_y); parameter size = 8; input???????

>>阅读原文<<