FIFO 爲什麼能跨時鐘

A  fifo 一般由 雙口ram(dpram Array) 和 空滿狀態指示器(status) 外加兩個寄存器組 構成 其中 Status 的設計是要比較兩邊的地址產生空滿，涉及到用 clk_rd時鐘下 讀取寫地址 和 clk_wr 時鐘下讀取讀地址的跨時鐘操作，爲降低亞穩態，採取地址換算成格雷碼（每次地址只有1bit變化），加上 雙觸發器（打一拍）降低亞穩態的發生和傳播 參考： https:/

>>阅读原文<<