SGMII 和 Serdes 的詳細說明

Serdes  ： 

SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路複用(TDM)、點對點的通訊技術，即在發送端多路低速並行信號被轉換成高速串行信號，通過傳輸媒體(光纜或銅線)，最後在接收端高速串行信號從新轉換成低速並行信號。這種點對點的串行通訊技術充分利用傳輸媒體的信道容量，減小所需的傳輸信道和器件引腳數目，從而大大下降通訊成本。

SERDES主要由物理介質相關（ PMD）子層、物理媒介附加（PMA）子層和物理編碼子層（ PCS ）所組成。PMD是負責串行信號傳輸的電氣塊。PMA負責串化/解串化，PCS負責數據流的編碼/解碼。在PCS的上面是上層功能。針對FPGA 的SERDES ，PCS提供了ASIC塊和FPGA之間的接口邊界。

以太網是使用最普遍的通訊協議。以太網的數據傳輸速率已經從10 Mbps發展至100 Mbps，又發展至1吉比特（ 1000 Mbps ），繼而又發展多吉比特範圍： 10 Gbps 、 40 Gbps和100 Gbps。隨着數據傳輸率的發展，鏈路已經從並行接口（MII、 GMII ）發展到串行鏈路（GE、SGMII 、 XAUI等）




GMII是8bit並行同步收發接口，採用8位接口數據，工做時鐘125MHz，所以傳輸速率可達1000Mbps。同時兼容MII所規定的10/100 Mbps工做方式。
GMII接口數據結構符合IEEE以太網標準。該接口定義見IEEE 802.3-2000。
發送器：
◇ GTXCLK——吉比特TX..信號的時鐘信號（125MHz）
◇ TXCLK——10/100M信號時鐘
◇ TXD[7..0]——被髮送數據
◇ TXEN——發送器使能信號
◇ TXER——發送器錯誤（用於破壞一個數據包）
注：在千兆速率下，向PHY提供GTXCLK信號，TXD、TXEN、TXER信號與此時鐘信號同步。不然，在10/100M速率下，PHY提供 TXCLK時鐘信號，其它信號與此信號同步。其工做頻率爲25MHz（100M網絡）或2.5MHz（10M網絡）。
接收器：
◇ RXCLK——接收時鐘信號（從收到的數據中提取，所以與GTXCLK無關聯）
◇ RXD[7..0]——接收數據
◇ RXDV——接收數據有效指示
◇ RXER——接收數據出錯指示
◇ COL——衝突檢測（僅用於半雙工狀態）
管理配置
◇ MDC——配置接口時鐘
◇ MDIO——配置接口I/O
管理配置接口控制PHY的特性。該接口有32個寄存器地址，每一個地址16位。其中前16個已經在「IEEE 802.3,2000-22.2.4 Management Functions」中規定了用途，其他的則由各器件本身指定。
RMII:       Reduced Media Independant Interface
簡化媒體獨立接口
是標準的以太網接口之一，比MII有更少的I/O傳輸。

關於RMII口和MII口的問題
RMII口是用兩根線來傳輸數據的，
MII口是用4根線來傳輸數據的，
GMII是用8根線來傳輸數據的。
GMII和RMII都是並行傳輸並須要隨路時鐘。

MII/RMII只是一種接口，對於10M線速,MII的速率是2.5M，RMII則是5M；對於100M線速，MII的速率是25M，RMII則是50M。

MII/RMII用於傳輸以太網包，在MII/RMII接口是4/2bit的，在以太網的PHY裏須要作串並轉換、編解碼等才能在雙絞線和光纖上進行傳輸，其幀格式遵循IEEE 802.3(10M)/IEEE 802.3u(100M)/IEEE 802.1q(VLAN)。
以太網幀的格式爲：前導符+開始位+目的mac地址+源mac地址+類型/長度+數據+padding(optional)+32bitCRC
若是有vlan，則要在類型/長度後面加上2個字節的vlan tag，其中12bit來表示vlan id，另外4bit表示數據的優先級!
SGMII--Serial Gigabit Media Independent Interface
SGMII是PHY與MAC之間的接口，相似與GMII和RGMII，只不過GMII和RGMII都是並行的，並且須要隨路時鐘，PCB佈線相對麻煩，並且不適應背板應用。而SGMII是串行的，不須要提供另外的時鐘，MAC和PHY都須要CDR去恢復時鐘。另外SGMII是有8B/10b編碼的，速率是1.25G
XGMII
XGMII--10 Gigabit Media Independent Interface 是「10Gb獨立於媒體的接口」，X對應羅馬數字10
SGMII爲串行吉比特媒體獨立接口，SGMII 提供了速率爲 10/100/1000 Mbps 的全雙工 BASE-T 功能
在光傳輸裏，應用在以太網板上。 [/quote]
若是把SGMII PHY單獨作成一個模塊，它和以太網板上的MAC控制直接的關係是怎樣的呢？
SGMII是PHY與MAC之間的接口，相似與GMII和RGMII，只不過GMII和RGMII都是並行的，並且須要隨路時鐘，
PCB佈線相對麻煩，並且不適應背板應用。而SGMII是串行的，不須要提供另外的時鐘，MAC和PHY都須要CDR去恢復時鐘。另外SGMII是有8B/10b編碼的，速率是1.25G
SFP SGMII 與普通SFP相差很大，前者百兆速率可用在千兆位的SFP端口，而普通的SFP就不能，這樣的差異能夠方便客戶之後的網絡升級。

隨着對信息流量需求的不斷增加，傳統並行接口技術成爲進一步提升數據傳輸速率的瓶頸。過去主要用於光纖通訊的串行通訊技術——SERDES正在取代傳統並行總線而成爲高速接口技術的主流。本文闡述了介紹SERDES收發機的組成和設計，並展望了這種高速串行通訊技術的廣闊應用前景。

SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路複用(TDM)、點對點的通訊技術，即在發送端多路低速並行信號被轉換成高速串行信號，通過傳輸媒體(光纜或銅線)，最後在接收端高速串行信號從新轉換成低速並行信號。這種點對點的串行通訊技術充分利用傳輸媒體的信道容量，減小所需的傳輸信道和器件引腳數目，從而大大下降通訊成本。

SERDES技術最先應用於廣域網(WAN)通訊。國際上存在兩種廣域網標準：一種是SONET，主要通行於北美；另外一種是SDH，主要通行於歐洲。這兩種廣域網標準制訂了不一樣層次的傳輸速率。目前萬兆(OC-192)廣域網已在歐美開始實行，中國大陸已升級到2.5千兆(OC-48)水平。SERDES技術支持的廣域網構成了國際互聯網絡的骨幹網。

SERDES技術一樣應用於局域網(LAN)通訊。由於SERDES技術主要用來實現ISO模型的物理層，SERDES一般被稱之爲物理層(PHY)器件。以太網是世界上最流行的局域網，其數據傳輸速率不斷演變。IEEE在2002年經過的萬兆以太網標準，把局域網傳輸速率提升到了廣域網的水平，並特地制訂了提供局域網和廣域網無縫聯接的串行WAN PHY。與此同時，SERDES技術也普遍應用於不斷升級的存儲區域網(SAN)，例如光纖信道。

隨着半導體技術的迅速發展，計算機的性能和應用取得了長足進步。但是，傳統並行總線技術——PCI卻跟不上處理器和存儲器的進步而成爲提升數據傳輸速率的瓶頸。新一代PCI標準PCI Express正是爲解決計算機IO瓶頸而提出的(見表1)。PCI Express是一種基於SERDES的串行雙向通訊技術，數據傳輸速率爲2.5G/通道，可多達32通道，支持芯片與芯片和背板與背板之間的通訊。國際互聯網絡和信息技術的興起促成了計算機和通訊技術的交匯，而SERDES串行通訊技術逐步取代傳統並行總線正是這一交匯的具體體現。

SERDES系統的組成和設計

基於SERDES的高速串行接口採用如下措施突破了傳統並行I/O接口的數據傳輸瓶頸：一是採用差分信號傳輸代替單端信號傳輸，從而加強了抗噪聲、抗干擾能力；二是採用時鐘和數據恢復技術代替同時傳輸數據和時鐘，從而解決了限制數據傳輸速率的信號時鐘偏移問題。


一個典型SERDES收發機由發送通道和接收通道組成(見圖1)：編碼器、串行器、發送器以及時鐘產生電路組成發送通道；解碼器、解串器、接收器以及時鐘恢復電路組成接收通道。顧名思義，編碼器和解碼器完成編碼和解碼功能，其中8B/10B、64B/66B和不規則編碼(scrambling)是最經常使用的編碼方案。串行器和解串器負責從並行到串行和從串行到並行的轉換。串行器須要時鐘產生電路，時鐘發生電路一般由鎖相環(PLL)來實現。解串器須要時鐘和數據恢復電路(CDR)，時鐘恢復電路一般也由鎖相環來實現，但有多種實現形式如相位插植、過剩抽樣等。發送器和接收器完成差分信號的發送和接收，其中LVDS和CML是最經常使用的兩種差分信號標準。另外還有一些輔助電路也是必不可少的，例如環路(loopback)測試、內置誤碼率測試等等。

通訊標準制訂了嚴格的性能指標以確保系統的可靠性和互用性。SERDES芯片的主要性能指標包括抖動產生、抖動容忍、抖動轉移以及系統誤碼率(BER)等。抖動產生取決於時鐘發生電路特別是壓控振盪器(VCO)的相位噪聲；抖動容忍取決於時鐘恢復電路容忍抖動的能力，而抖動轉移是在用做中繼器時必須知足的指標，同時取決於時鐘發生和時鐘恢復電路的性能。系統誤碼率(一般要求低於10-12)由時鐘抖動性能、發送器信號幅度、接收器靈敏度以及鏈路信道特性共同決定。對於普通FR4印刷電路板而言，趨膚效應和介質損耗致使的碼間(intersymbol)干擾是限制背板傳輸速率和距離的最主要因素。所以，信號均衡甚至自適應均衡技術正在成爲SERDES芯片的核心技術。信號均衡技術能夠在發送端實現，稱之爲預加劇(pre-emphasis)，也能夠在接收端實現，例如判決反饋均衡。目前採用先進的均衡技術能夠實現40英寸(1米)距離的10G背板傳輸。

SERDES芯片的設計須要模擬和數字兩方面即混合信號的設計經驗。例如鎖相環的設計，其中壓控振盪器屬於模擬電路，而檢相器和分頻器屬於數字電路。SERDES芯片廣泛採用低成本、低功耗的CMOS工藝，但CMOS工藝每每達不到高速混合信號的速度要求。所以設計人員必須採用特殊的高頻寬帶電路設計技術，例如螺旋電感能夠用來提升電路速度和帶寬。另外，模擬和數字電路共存於同一硅片上，容易產生電源同步噪聲(SSN)和地反彈以及信號串擾。所以保持信號的完整性是混合信號設計人員面臨的一項挑戰。與此同時，芯片封裝和印刷電路板的設計與仿真也是SERDES設計不可或缺的一環。當前SERDES設計逐漸IP(知識產權)化，即SERDES收發器做爲商業化IP模塊而嵌入到須要高速I/O接口的大規模集成電路中。

SERDES技術的應用

最先用於光纖通訊的SERDES技術會繼續在信息高速公路的建設中發揮主導做用。而計算機和通訊的融合爲SERDES技術開闢了更爲廣闊的應用前景。基於SERDES技術的高速串行接口正在成爲一種通用的IO接口標準。近年來世界上有多個標準組織已經或正在制訂從1G到10G的高速串行接口標準(見表2)。1~6G+SERDES產品爲當前高速串行接口標準的主流，其中2.5G/3.125G爲第一代產品，5G/6.25G爲第二代產品。這些芯片採用0.18微米的CMOS工藝就能夠實現。


信息高速公路主要由以光纖做爲傳輸媒體的廣域網(SONET)和局域網(以太網)組成。廣域網和局域網分別向近距離和遠距離滲透，在城域網(MAN)交匯。並且，在廣域網上傳輸以太網數據包的協議(Ethernet over SONET)使得廣域網和局域網的界限更爲模糊。隨着互聯網絡信息流量的增加，對信息存儲容量的需求也大大增加。目前有三種經常使用的信息存儲方式：直接鏈接存儲(DAS)、網絡鏈接存儲(NAS)和專用存儲區域網(SAN)。最簡單的直接鏈接存儲是經過小型計算機系統接口(SCSI)把磁盤驅動器直接鏈接到服務器上。網絡鏈接存儲是把存儲設備鏈接到局域網而存儲信息的傳輸須要經過局域網進行。SAN採用光纖信道技術，是鏈接服務器和存儲設備的專用網絡。

SERDES技術的應用從光纖通訊發展到計算機通用I/O接口，其傳輸媒體也由光纖發展到銅線或背板。InfiniBand是一種採用電纜或背板做爲傳輸媒體的高速串行接口，主要用於數據中心服務器和存儲設備之間的通訊。RapidIO是一種面向嵌入式系統的總線結構，有並行和串行兩種規範，主要用於嵌入系統的處理器總線，局部I/O總線及背板。光互聯論壇(OIF)制訂了多種光纖通訊芯片之間的接口標準，其中公共電氣接口(CEI)把背板通訊速率提升到6G和11G的水平。做爲計算機接口技術從並行向串行的標誌性轉變，PCI Express將會取代PCI和PCI-X而成爲外圍設備(網絡、存儲和視頻)的通用高速接口標準。在此轉變過程當中，提供向下兼容的 「橋接器件」會率先推向市場，隨後是徹底基於PCI Express的外圍設備板卡。與此同時，PCI Express的應用也向通訊領域拓展，基於PCI Express架構的「先進交換」就是面向通訊而提出的。PCI工業計算機制造商協會(PICMG)正在制訂一系列稱之爲先進電信計算架構(AdvancedTCA)的規範，包括對背板、電源、散熱、機械和系統管理等方面的要求，旨在爲下一代電信設備提供標準化的通用平臺。

(轉自 http://blog.sina.com.cn/s/blog_6133baa60100vv2q.html)

轉載：http://blog.csdn.net/mrwangwang/article/details/8559533