【verilog】七、常用關鍵字

-過程連續賦值： 過程賦值：將值賦給寄存器，之一直保存在寄存器中，直到另一個過程賦值將另外一個值存放在該寄存器中； 過程連續賦值：允許在有限時間段內將表達式的值連續地加到寄存器或線網。左邊只能是寄存器或寄存器組。 -assign和deassign： -force和release：可改寫（覆蓋）寄存器、線網上的賦值。 或者   -defparam：在任意模塊調用中改變參數值。   或者   -條件編

>>阅读原文<<