CPU Cache模型

    計算機中，所有的運算操作都是由CPU的寄存器來完成的，CPU指令的執行過程需要涉及數據的讀取和寫入操作，CPU所能訪問的所有數據只能是計算機的主存（通常RAM）。     CPU和主存兩邊的速度嚴重的不對等，通過傳統FSB(Front Side Bus)直接內存的訪問方式很明顯會導致CPU資源受到大量的限制，降低CPU整體的吞吐量，於是纔有了在CPU和主內存之間增加緩存的設計，緩存有一級緩

>>阅读原文<<