【轉載】Allegro Auto Rename器件反標註教程

 Cadence設計時通常不主張在PCB文件中更改Logic（PADS的ECO更改），不過Auto Rename仍然是很是實用的功能，按照佈局重排位號，能夠讓PCB的絲印標識更清晰，容易檢查，位號易找，方便維修等。下面簡略記錄一下Auto Rename簡單方法。

 

1.       備份好Rename前的PCB.brd文件及原理圖.DSN文件，並確保Capture導入Allegro文件無異常，防止操做失誤致使前功盡棄。

2.       Allegro中點擊Logic-->Auto Rename RefDes-->Rename,出現以下對話框：

  

3.       點擊Attach property,components,而後在find欄中選擇Comp(or Pin)，而後點擊More（以下圖所示），

  

   在下面對話框中選擇Comp(or pin)

  

4.       Name filter中選擇C*,點擊按鈕，選擇到右邊框，注意將CON*,CT*單擊位號移出。檢查沒有問題後點擊Apply。會彈出Edit property對話框。點擊Auto_Rename，再點擊Apply，將Auto_Rename屬性加到須要C*元件中，Show Properties對話框也會顯示AUTO_RENAME屬性，以下圖所示

   
   

5.       從新激活Rename RefDes對話框，點擊More，將RefDes Prefix中*更改成C

並檢查Ordering的方向，Left to Righ then Downwards無誤後點擊Close.

  

6.  回到Rename RefDes對話框，點擊Rename

  

7.       即完成C* Rename。Allegro Command對話框中會提示Rename完成的狀況。以下圖：

  

8.  重複上述步驟2-->7, 完成R*, RN*(排阻) D*,Q*,X*, L*, CON*,J*, CN*等元件的Rename。

9.  打開原理圖工程文件，點擊Tools-->Back Annotate，以下圖所示。

    

10. 確認反標PCB文件及目錄，反標註文件輸出目錄。

11. 點擊確認，即完成反標，反標完成後保存原理圖。

12. 反標註完成後，可在原理圖中從新導出生成網表，而後pcb中導入網表，確認反標註正確。