Zedboard 如何從PL端控制DDR3（二）--AXI4總線

雖然Xilinx已經將和AXI時序有關的細節都封裝起來，給出了官方IP和嚮導生成自定義IP，用戶只需要關注自己的邏輯實現，但是還是有必要簡單瞭解一下AXI的時序，畢竟咱是做硬件設計的。 　　AXI（Advanced eXtensible Interface）是一種總線協議，該協議是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0協

>>阅读原文<<