【例程+代碼】基於Xilinx FPGA開發軟件Vivado生成PCIe EP例程詳解

1. 概述：本文從系統方面入手，利用vivado豐富的IP資源，設計一個鏈路可配置的PCIe EP（當然RC也可，IP支持，在此以EP爲例）。 2. 參考文件：Xilinx vivado的各類參考文件                       PCIe 2.0 Spec                       Xilinx PCIe IP 3. 環境：如下圖：採用V7485t，FPGA內置P

>>阅读原文<<