highspeedlogic★Verilog中輸入數據範圍的判斷

在系統設計的過程當中，常常須要根據輸入數據的值，對相關信號的值進行改變。若是輸入數據的邊界值數量比較少，能夠用條件操做符、if...else、case等結構實現。可是若是數據邊界值的數量不少，使用條件操做符和if...else會致使最差狀況下的延時增長，使用case會致使代碼量巨大。在這種狀況下，使用不一樣的Verilog代碼能夠對系統的資源和速度產生很大影響。 好比在某MP3解碼系統中，存在以下

>>阅读原文<<