注：轉自 攬月閣
JTAG有10pin的、14pin的和20pin的，儘管引腳數和引腳的排列順序不一樣，可是其中有一些引腳是同樣的，各個引腳的定義以下。
1、引腳定義post
Test Clock Input (TCK) -----強制要求1
TCK在IEEE1149.1標準裏是強制要求的。TCK爲TAP的操做提供了一個獨立的、基本的時鐘信號，TAP的全部操做都是經過這個時鐘信號來驅動的。調試
Test Mode Selection Input (TMS) -----強制要求2
TMS信號在TCK的上升沿有效。TMS在IEEE1149.1標準裏是強制要求的。TMS信號用來控制TAP狀態機的轉換。經過TMS信號，能夠控制TAP在不一樣的狀態間相互轉換。blog
Test Data Input (TDI) -----強制要求3
TDI在IEEE1149.1標準裏是強制要求的。TDI是數據輸入的接口。全部要輸入到特定寄存器的數據都是經過TDI接口一位一位串行輸入的（由TCK驅動）。接口
Test Data Output (TDO) -----強制要求4
TDO在IEEE1149.1標準裏是強制要求的。TDO是數據輸出的接口。全部要從特定的寄存器中輸出的數據都是經過TDO接口一位一位串行輸出的（由TCK驅動）。開發
Test Reset Input (TRST) ----可選項1
這個信號接口在IEEE 1149.1標準裏是可選的，並非強制要求的。TRST能夠用來對TAPController進行復位（初始化）。由於經過TMS也能夠對TAP Controll進行復位（初始化）。因此有四線JTAG與五線JTAG之分。get
(VTREF) -----強制要求5
接口信號電平參考電壓通常直接鏈接Vsupply。這個能夠用來肯定ARM的JTAG接口使用的邏輯電平（好比3.3V仍是5.0V?）同步
Return Test Clock ( RTCK) ----可選項2
可選項，由目標端反饋給仿真器的時鐘信號,用來同步TCK信號的產生,不使用時直接接地。產品
System Reset ( nSRST)----可選項3
可選項,與目標板上的系統復位信號相連,能夠直接對目標系統復位。同時能夠檢測目標系統的復位狀況，爲了防止誤觸發應在目標端加上適當的上拉電阻。it
USER IN
用戶自定義輸入。能夠接到一個IO上，用來接受上位機的控制。io
USER OUT
用戶自定義輸出。能夠接到一個IO上，用來向上位機的反饋一個狀態
因爲JTAG常常使用排線鏈接，爲了加強抗干擾能力，在每條信號線間加上地線就出現了這種20針的接口。但事實上，RTCK、USER IN、USER OUT通常都不使用，因而還有一種14針的接口。對於實際開發應用來講，因爲實驗室電源穩定，電磁環境較好，干擾不大。
2、20、1四、10pin JTAG的引腳名稱與序號對應關係
值得注意的是，不一樣的IC公司會本身定義自家產品專屬的Jtag頭，來下載或調試程序。嵌入式系統中經常使用的20、1四、10pin JTAG的信號排列以下：
須要說明的是，上述Jtag頭的管腳名稱是對IC而言的。例如TDI腳，表示該腳應該與IC上的TDI腳相連，而不是表示數據從該腳進入download cable。
實際上10針的只須要接4根線，4號是自連回路，不須要接，1，2接的都是1管腳，而8，10接的是GND，也能夠不接。
附轉接板電路：