Altium Designer中進行信號完整性分析

http://bbs.elecfans.com/jishu_537168_1_1.html 在高速數字系統中，由於脈衝上升/下降時間通常在10到幾百p秒，當受到諸如內連、傳輸時延和電源噪聲等因素的影響，從而造成脈衝信號失真的現象； 在自然界中，存在着各種各樣頻率的微波和電磁干擾源，可能由於很小的差異導致高速系統設計的失敗； 在電子產品向高密和高速電路設計方向發展的今天，解決一系列信號完整性的問題，

>>阅读原文<<