FPGA從Xilinx的7系列學起（6）

用戶必須要認識到，學習一下技巧可以讓更多的邏輯放在更少的Slice中，使工具能夠達到既實現設計時序要求又滿足用戶對功耗的要求。而現在很多用戶缺乏代碼編寫的想法，編寫出一個有時序問題的設計。爲了滿足要求，就會不停修改，再綜合再佈局佈線來滿足自己的時序目標。其實，他們需要的是重新評估他們的HDL代碼技術以及他們的控制信號。 例如，如何使用這些D觸發器呢？首先說明幾個概念： 所有觸發器爲D類型，所有的觸

>>阅读原文<<