CSCORE Verilog 避坑

cpu序列檢查chanllenge 保存time、pc、addr、grf的寄存器務必開大，以避免數據溢出，自以爲16位已經可以了，但還是沒有逃過wa，最後直接開成32位ac了 Verilog語法中，位運算符 的優先級是低於 關係運算符 的。故後面兩種形式的代碼 不等價 (binPc & 32'b0011) != 0和binPc & 32'b0011 != 0，前者才能表達正確的意思。包括三目運算符

>>阅读原文<<