學習筆記——VLSI測試方法學和可測性設計

VLSI測試方法學和可測性設計-雷紹充 著 本週開始複習集成電路測試與可測性設計，參考教材爲VLSI測試方法學和可測性設計。 Chapter0 概述 第一部分：構造準確的失效模型、對原型設計的模型生成高效率的測試代碼、進行測試結果分析 第二部分：電路模擬方法、組合電路和時序電路的確定性生成方法 第三部分：可測性分析。電路是否容易測試、電路功能正確、是否容易在輸入端是假信號、輸出端觀察電路響應 第四

>>阅读原文<<