LCD實驗學習筆記（十）：TFT LCD

硬件組成：

REGBANK是LCD控制寄存器組，含17個寄存器及一塊256*16的調色板，用來設置參數。

LCDCDMA中有兩個FIFO，當FIFO空或數據減小到閾值，自動發起DMA傳輸，從內存獲取圖像數據，不需CPU干涉。

VIDPRCS將LCDCDMA中的數據組成特定格式，從VD[23:0]發送LCD屏。

TIMEGEN產生控制信號VSYNC,HSYNC,VCLK,VDEN，LEND。VSYNC是跳到左上角的信號，HSYNC是跳到下一行最左邊的信號。每一個VCLK表示正在傳輸一個像素的數據。

數據格式：

一幅圖像爲一幀（frame)，由多行組成，每行由多個像素點組成，每一個像素的顏色使用若干位表示（BPP)。

VSYNC信號表示一幀數據的開始。

VSYNC後，要通過VSPW+1+VBPD+1個無效行，第一個有效行纔出現。而後發出LINEVAL+1行有效數據。最後爲VFPD+1個無效行結束。而後爲下一個VSYNC信號。

HSYNC信號表示一行數據開始。

HSYNC後，要通過HSPW+1+HBPD+1個無效VCLK週期，第一個有效像素纔出現。而後發出HOZVAL+1個有效像素數據。最後爲HFPD+1個無效像素結束。而後是下一個HSYNC信號。

幀內有效數據爲分辨率。