原理上分析下多線程爲什麼會有可見性問題

先看看4核CPU的結構示意圖 從圖中可以看到，CPU一共有3級緩存，分別是L1 cache，L2 cache，L3 cache，經過這3級緩存再加上寄存器，最後纔到內存。爲什麼會有緩存的存在呢，其實這和我們引入Redis的概念是一樣的，內存的讀寫速度比起CPU慢的多，而爲了充分的利用CPU的性能，所以在CPU core和內存之間也加入了緩存，數據直接從緩存中讀取，就比內存快多了。 那CPU爲什麼要

>>阅读原文<<