ZYNQ 使用AXI_BRAM實現PS與PL 數據交互數據交互

一，有時 CPU 需要與 PL 進行小批量的數據交換，可以通過 Block RAM 實現。通過 Zynq 的 GP Master 接口讀寫 PL 端的 BRAM，實現PS與 PL 的交互。加入自定義的 FPGA 程序，並利用 AXI4 總線進行配置，通知何時讀寫 BRAM。CPU 通過 AXI BRAM Controller 讀取 BRAM 數據，CPU 僅配置自定義的 PL BRAM Contr

>>阅读原文<<