Design of the RISC-V Instruction Set Architecture筆記（chapter5）

Design of the RISC-V Instruction Set Architecture筆記（chapter5） RISC-V Compressed ISA Extension：旨在通過以更密集的格式編碼最頻繁的指令來減少RISC-V程序的靜態代碼大小和動態獲取流量 MIPS等其他RISC ISA擴展壓縮指令集的缺點：基本ISA不是考慮壓縮指令而設計的，因此操作碼空間沒有爲壓縮指令保留。

>>阅读原文<<