數字電路筆記

題目：什麼是冒險和競爭，如何消除？web 下面這個電路，使用了兩個邏輯門，一個非門和一個與門，原本在理想狀況下F的輸出應該是一直穩定的0輸出，可是實際上每一個門電路從輸入到輸出是必定會有時間延遲的，這個時間一般叫作電路的開關延遲。並且製做工藝、門的種類甚至製造時微小的工藝誤差，都會引發這個開關延遲時間的變化。svg 實際上若是算上邏輯門的延遲的話，那麼F最後就會產生毛刺。信號因爲經由不一樣路徑傳輸

>>阅读原文<<