Zynq-7000 PS重配置PL

環境搭建 Zynq-7000的結構分爲PS(ARM)和PL(FPGA)，當然也可以理解爲PL作爲一種外設掛載在PS端。在正常的系統加載順序（FALSH \ SD -> FSBL -> PL ->BITSTRAM ->PS ELF）完成後重新配置PL程序，可以利用XLINX官方BSP邏輯xdecfg_polled_example的Demo例程實現PS配置PL比特流，將指定DDR空間的數據配置到FPG

>>阅读原文<<