Robei EDA工具使用/圖像處理/卷積濾波/UART/I2C/SPI

六 Robei使用 Ctrl+Z 撤銷 Ctrl+Y 恢復撤銷 parameter A = 1;宏定義 `define 新建.h文件並將其include 例化 在Verilog中,底層模塊的接口不僅可以與頂層模塊的端口相連,還可以與頂層模塊中的變量、數據常量相連 timescale定義仿真的時間單位和時間精度,寫在module之前 如:timescale 1ns/1ps 時間單位1ns,時間精度1
相關文章
相關標籤/搜索