高質量VerilogHDL描述方法

前言     剛剛初學VerilogHDL的時候，感覺語言風格很像C語言，編程也是完全用軟件的思想去寫，但是使用過FPGA和學習了數集之後，才醒悟出何爲「硬件思想」，本節主要介紹一下高質量的VerilogHDL描述方法。     VerilogHDL可綜合的四大法寶：always、if-else、case、assign，本文將圍繞這四大法寶來講述。     有可綜合的法寶，那麼可綜合風格禁止出現的

>>阅读原文<<