Xilinx-7Series-FPGA高速收發器使用學習—TX發送端介紹
每一個收發器擁有一個獨立的發送端，發送端有PMA（Physical Media Attachment，物理媒介適配層）和PCS（PhysicalCoding Sublayer，物理編碼子層）組成，其中PMA子層包含高速串並轉換(Serdes)、預/後加重、接收均衡、時鐘發生器及時鐘恢復等電路。PCS子層包含8B/10B編解碼、緩衝區、通道綁定和時鐘修正等電路。對於GTX的發送端來說，結構如圖1所示
相關文章
- 1. Xilinx-7Series-FPGA高速收發器使用學習—RX接收端介紹
- 2. Xilinx 7系列FPGA收發器架構之發送器（TX）（八）
- 3. Xilinx 7系列FPGA收發器架構之發送器（TX）（九）
- 4. Xilinx 7系列FPGA收發器架構之發送器（TX）（七）
- 5. Xilinx 7系列FPGA收發器架構之發送器（TX）（六）
- 6. HttpClient服務器調用發送接收參數對比介紹
- 7. Verilog 實現 UART TX 發送器
- 8. sidelink發送端物理架構介紹
- 9. GTX高速收發器Transceiver之發射端Transmitter(UG476)
- 10. Xilinx-7Series-FPGA高速收發器使用學習—概述與參考時鐘篇
- 更多相關文章...
- • ASP 使用 CDOSYS 發送電子郵件 - ASP 教程
- • MySQL觸發器簡介 - MySQL教程
- • Java Agent入門實戰（一）-Instrumentation介紹與使用
- • 使用阿里雲OSS+CDN部署前端頁面與加速靜態資源
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. Xilinx-7Series-FPGA高速收發器使用學習—RX接收端介紹
- 2. Xilinx 7系列FPGA收發器架構之發送器（TX）（八）
- 3. Xilinx 7系列FPGA收發器架構之發送器（TX）（九）
- 4. Xilinx 7系列FPGA收發器架構之發送器（TX）（七）
- 5. Xilinx 7系列FPGA收發器架構之發送器（TX）（六）
- 6. HttpClient服務器調用發送接收參數對比介紹
- 7. Verilog 實現 UART TX 發送器
- 8. sidelink發送端物理架構介紹
- 9. GTX高速收發器Transceiver之發射端Transmitter(UG476)
- 10. Xilinx-7Series-FPGA高速收發器使用學習—概述與參考時鐘篇