千兆UDP學習調試記錄(一)

基於FPGA的TCP硬件協議棧研究與設計——總標題 前言:筆者的最終目的在於,實現基於FPGA的Verilog純邏輯TCP硬件協議棧,目前還處在前中期,看了《TCPIP詳解卷一:協議》一書,收穫頗豐。現在開始利用黑金的開發板AX516,計劃逐步動手實現,並將一路的學習記錄下來,算是反思總結,也是期待分享交流,希望有感興趣,或從事相關工作的朋友,能留言、加友等,一起分享與探討。 筆者是在校研究生,對
相關文章
相關標籤/搜索