ADS42LB69使用記錄

ADS42LB69數據格式配置爲「DDR LVDS Interface Timing」。只需配置 Register 15 爲「0X01h」。 注意FPGA通過IDDR輸入後，正確取出16BIT數據。 這裏重點記錄一個寄存器錯誤。經實測驗證 Register 8 的 DATA FORMAT 選擇，手冊中Register 8 的D4說明「0」是 Twos complement，「1」是Offset b

>>阅读原文<<