FPGA優化之高扇出

  　　Fanout即扇出，模塊直接調用的下級模塊的個數，如果這個數值過大的話，在FPGA直接表現爲net delay較大，不利於時序收斂。因此，在寫代碼時應儘量避免高扇出的情況。但是，在某些特殊情況下，受到整體結構設計的需要或者無法修改代碼的限制，則需要通過其它優化手段解決高扇出帶來的問題。以下就介紹三個這樣的方法：  　　首先來看下面這個實例，如圖1所示爲轉置型FIR濾波器中的關鍵路徑時序報告

>>阅读原文<<