SRIO學習（四）——SRIO管腳

SRIO管腳 【SRIO管腳部分官方文檔給的信息較少，只有一個表格，不過筆者會對錶格里的描述進行詳細解析】 SRIO設備管腳是基於Current-Mode Logic (CML)【電流模式邏輯】的高速差分信號，傳輸和接收信號的緩存自身都包含有時鐘恢復區域。參考時鐘輸入是不納入SerDes宏的，參考時鐘使用的是差分緩存輸入的，與晶振產商提供的LVDS和LVPECL接口兼容的時鐘信號。Table 2-

>>阅读原文<<