[轉]詳細易懂的Linux makefile教程(2)


7、靜態模式linux

靜態模式能夠更加容易地定義多目標的規則,可讓咱們的規則變得更加的有彈性和靈活。咱們仍是先來看一下語法:函數

<targets ...>: <target-pattern>: <prereq-patterns ...>
<commands>
...spa


targets定義了一系列的目標文件,能夠有通配符。是目標的一個集合。操作系統

target-parrtern是指明瞭targets的模式,也就是的目標集模式。命令行

prereq-parrterns是目標的依賴模式,它對target-parrtern造成的模式再進行一次依賴目標的定義。調試

這樣描述這三個東西,可能仍是沒有說清楚,仍是舉個例子來講明一下吧。若是咱們的<target-parrtern>定義成 「%.o」,意思是咱們的<target>集合中都是以「.o」結尾的,而若是咱們的<prereq-parrterns>定義 成「%.c」,意思是對<target-parrtern>所造成的目標集進行二次定義,其計算方法是,取<target- parrtern>模式中的「%」(也就是去掉了[.o]這個結尾),併爲其加上[.c]這個結尾,造成的新集合。文檔

因此,咱們的「目標模式」或是「依賴模式」中都應該有「%」這個字符,若是你的文件名中有「%」那麼你可使用反斜槓「\」進行轉義,來標明真實的「%」字符。get

看一個例子:編譯器

objects = foo.o bar.oemacs

all: $(objects)

$(objects): %.o: %.c                        //換一種理解方式,你給出一個了一個目標列表,在這裏是$(objects),這個列表裏有
$(CC) -c $(CFLAGS) $< -o $@        //不少目標,make會爲每個目標生成依賴和命令;生成依賴按照%.o: %.c來作,意

                                                        //思就是說,把文件名去掉後綴,把後綴變成.c就是依賴了;好比生成foo.o,那依賴就

                                                        //是foo.c,很簡單

                                                         //$<的意思就是foo.c,$@的意思就是foo.o        by gundamfj
上面的例子中,指明瞭咱們的目標從$object中獲取,「%.o」代表要全部以「.o」結尾的目標,也就是「foo.o bar.o」,也就是變量$object集合的模式,而依賴模式「%.c」則取模式「%.o」的「%」,也就是「foo bar」,併爲其加下「.c」的後綴,因而,咱們的依賴目標就是「foo.c bar.c」。而命令中的「$<」和「$@」則是自動化變量,「$<」表示全部的依賴目標集(也就是「foo.c bar.c」),「$@」表示目標集(也就是「foo.o bar.o」)。因而,上面的規則展開後等價於下面的規則:

foo.o : foo.c
$(CC) -c $(CFLAGS) foo.c -o foo.o
bar.o : bar.c
$(CC) -c $(CFLAGS) bar.c -o bar.o

試想,若是咱們的「%.o」有幾百個,那種咱們只要用這種很簡單的「靜態模式規則」就能夠寫完一堆規則,實在是太有效率了。「靜態模式規則」的用法很靈活,若是用得好,那會一個很強大的功能。再看一個例子:


files = foo.elc bar.o lose.o

$(filter %.o,$(files)): %.o: %.c
$(CC) -c $(CFLAGS) $< -o $@
$(filter %.elc,$(files)): %.elc: %.el
emacs -f batch-byte-compile $<


$(filter %.o,$(files))表示調用Makefile的filter函數,過濾「$filter」集,只要其中模式爲「%.o」的內容。其的它內容,我就不用多說了吧。這個例字展現了Makefile中更大的彈性。

8、自動生成依賴性

在Makefile中,咱們的依賴關係可能會須要包含一系列的頭文件,好比,若是咱們的main.c中有一句「#include "defs.h"」,那麼咱們的依賴關係應該是:

main.o : main.c defs.h

可是,若是是一個比較大型的工程,你必需清楚哪些C文件包含了哪些頭文件,而且,你在加入或刪除頭文件時,也須要當心地修改Makefile,這是 一個很沒有維護性的工做。爲了不這種繁重而又容易出錯的事情,咱們可使用C/C++編譯的一個功能。大多數的C/C++編譯器都支持一個「-M」的選 項,即自動找尋源文件中包含的頭文件,並生成一個依賴關係。例如,若是咱們執行下面的命令:


cc -M main.c

其輸出是:

main.o : main.c defs.h

因而由編譯器自動生成的依賴關係,這樣一來,你就沒必要再手動書寫若干文件的依賴關係,而由編譯器自動生成了。須要提醒一句的是,若是你使用GNU的C/C++編譯器,你得用「-MM」參數,否則,「-M」參數會把一些標準庫的頭文件也包含進來。

gcc -M main.c的輸出是:

main.o: main.c defs.h /usr/include/stdio.h /usr/include/features.h \
/usr/include/sys/cdefs.h /usr/include/gnu/stubs.h \
/usr/lib/gcc-lib/i486-SUSE-linux/2.95.3/include/stddef.h \
/usr/include/bits/types.h /usr/include/bits/pthreadtypes.h \
/usr/include/bits/sched.h /usr/include/libio.h \
/usr/include/_G_config.h /usr/include/wchar.h \
/usr/include/bits/wchar.h /usr/include/gconv.h \
/usr/lib/gcc-lib/i486-SUSE-linux/2.95.3/include/stdarg.h \
/usr/include/bits/stdio_lim.h


gcc -MM main.c的輸出則是:

main.o: main.c defs.h

那麼,編譯器的這個功能如何與咱們的Makefile聯繫在一塊兒呢。由於這樣一來,咱們的Makefile也要根據這些源文件從新生成,讓 Makefile自已依賴於源文件?這個功能並不現實,不過咱們能夠有其它手段來迂迴地實現這一功能。GNU組織建議把編譯器爲每個源文件的自動生成的 依賴關係放到一個文件中,爲每個「name.c」的文件都生成一個「name.d」的Makefile文件,[.d]文件中就存放對應[.c]文件的依 賴關係。

因而,咱們能夠寫出[.c]文件和[.d]文件的依賴關係,並讓make自動更新或自成[.d]文件,並把其包含在咱們的主Makefile中,這樣,咱們就能夠自動化地生成每一個文件的依賴關係了。

這裏,咱們給出了一個模式規則來產生[.d]文件:

%.d: %.c
@set -e; rm -f $@; \
$(CC) -M $(CPPFLAGS) $< > $@.$$$$; \
sed 's,\($*\)\.o[ :]*,\1.o $@ : ,g' < $@.$$$$ > $@; \
rm -f $@.$$$$


這個規則的意思是,全部的[.d]文件依賴於[.c]文件,「rm -f $@」的意思是刪除全部的目標,也就是[.d]文件,第二行的意思是,爲每一個依賴文件「$<」,也就是[.c]文件生成依賴文件,「$@」表示模式 「%.d」文件,若是有一個C文件是name.c,那麼「%」就是「name」,「$$$$」意爲一個隨機編號,第二行生成的文件有多是 「name.d.12345」,第三行使用sed命令作了一個替換,關於sed命令的用法請參看相關的使用文檔。第四行就是刪除臨時文件。

總而言之,這個模式要作的事就是在編譯器生成的依賴關係中加入[.d]文件的依賴,即把依賴關係:

main.o : main.c defs.h

轉成:

main.o main.d : main.c defs.h

因而,咱們的[.d]文件也會自動更新了,並會自動生成了,固然,你還能夠在這個[.d]文件中加入的不僅是依賴關係,包括生成的命令也可一併加 入,讓每一個[.d]文件都包含一個完賴的規則。一旦咱們完成這個工做,接下來,咱們就要把這些自動生成的規則放進咱們的主Makefile中。咱們可使 用Makefile的「include」命令,來引入別的Makefile文件(前面講過),例如:

sources = foo.c bar.c

include $(sources:.c=.d)

上述語句中的「$(sources:.c=.d)」中的「.c=.d」的意思是作一個替換,把變量$(sources)全部[.c]的字串都替換成 [.d],關於這個「替換」的內容,在後面我會有更爲詳細的講述。固然,你得注意次序,由於include是按次來載入文件,最早載入的[.d]文件中的 目標會成爲默認目標。

書寫命令
————

每條規則中的命令和操做系統Shell的命令行是一致的。make會一按順序一條一條的執行命令,每條命令的開頭必須以[Tab]鍵開頭,除非,命 令是緊跟在依賴規則後面的分號後的。在命令行之間中的空格或是空行會被忽略,可是若是該空格或空行是以Tab鍵開頭的,那麼make會認爲其是一個空命 令。

咱們在UNIX下可能會使用不一樣的Shell,可是make的命令默認是被「/bin/sh」——UNIX的標準Shell解釋執行的。除非你特別指定一個其它的Shell。Makefile中,「#」是註釋符,很像C/C++中的「//」,其後的本行字符都被註釋。


1、顯示命令

一般,make會把其要執行的命令行在命令執行前輸出到屏幕上。當咱們用「@」字符在命令行前,那麼,這個命令將不被make顯示出來,最具表明性的例子是,咱們用這個功能來像屏幕顯示一些信息。如:

@echo 正在編譯XXX模塊......

當make執行時,會輸出「正在編譯XXX模塊......」字串,但不會輸出命令,若是沒有「@」,那麼,make將輸出:

echo 正在編譯XXX模塊......
正在編譯XXX模塊......

若是make執行時,帶入make參數「-n」或「--just-print」,那麼其只是顯示命令,但不會執行命令,這個功能頗有利於咱們調試咱們的Makefile,看看咱們書寫的命令是執行起來是什麼樣子的或是什麼順序的。

而make參數「-s」或「--slient」則是全面禁止命令的顯示。 

2、命令執行

當依賴目標新於目標時,也就是當規則的目標須要被更新時,make會一條一條的執行其後的命令。須要注意的是,若是你要讓上一條命令的結果應用在下 一條命令時,你應該使用分號分隔這兩條命令。好比你的第一條命令是cd命令,你但願第二條命令得在cd以後的基礎上運行,那麼你就不能把這兩條命令寫在兩 行上,而應該把這兩條命令寫在一行上,用分號分隔。如:

示例一:
exec:
cd /home/hchen
pwd

示例二:
exec:
cd /home/hchen; pwd

當咱們執行「make exec」時,第一個例子中的cd沒有做用,pwd會打印出當前的Makefile目錄,而第二個例子中,cd就起做用了,pwd會打印出「/home/hchen」。

make通常是使用環境變量SHELL中所定義的系統Shell來執行命令,默認狀況下使用UNIX的標準Shell——/bin/sh來執行命 令。但在MS-DOS下有點特殊,由於MS-DOS下沒有SHELL環境變量,固然你也能夠指定。若是你指定了UNIX風格的目錄形式,首先,make會 在SHELL所指定的路徑中找尋命令解釋器,若是找不到,其會在當前盤符中的當前目錄中尋找,若是再找不到,其會在PATH環境變量中所定義的全部路徑中 尋找。MS-DOS中,若是你定義的命令解釋器沒有找到,其會給你的命令解釋器加上諸如「.exe」、「.com」、「.bat」、「.sh」等後綴。

3、命令出錯

每當命令運行完後,make會檢測每一個命令的返回碼,若是命令返回成功,那麼make會執行下一條命令,當規則中全部的命令成功返回後,這個規則就 算是成功完成了。若是一個規則中的某個命令出錯了(命令退出碼非零),那麼make就會終止執行當前規則,這將有可能終止全部規則的執行。

有些時候,命令的出錯並不表示就是錯誤的。例如mkdir命令,咱們必定須要創建一個目錄,若是目錄不存在,那麼mkdir就成功執行,萬事大吉, 若是目錄存在,那麼就出錯了。咱們之因此使用mkdir的意思就是必定要有這樣的一個目錄,因而咱們就不但願mkdir出錯而終止規則的運行。


爲了作到這一點,忽略命令的出錯,咱們能夠在Makefile的命令行前加一個減號「-」(在Tab鍵以後),標記爲無論命令出不出錯都認爲是成功的。如:

clean:
-rm -f *.o

還有一個全局的辦法是,給make加上「-i」或是「--ignore-errors」參數,那麼,Makefile中全部命令都會忽略錯誤。而如 果一個規則是以「.IGNORE」做爲目標的,那麼這個規則中的全部命令將會忽略錯誤。這些是不一樣級別的防止命令出錯的方法,你能夠根據你的不一樣喜歡設 置。

還有一個要提一下的make的參數的是「-k」或是「--keep-going」,這個參數的意思是,若是某規則中的命令出錯了,那麼就終目該規則的執行,但繼續執行其它規則。 

4、嵌套執行make

在一些大的工程中,咱們會把咱們不一樣模塊或是不一樣功能的源文件放在不一樣的目錄中,咱們能夠在每一個目錄中都書寫一個該目錄的Makefile,這有利 於讓咱們的Makefile變得更加地簡潔,而不至於把全部的東西所有寫在一個Makefile中,這樣會很難維護咱們的Makefile,這個技術對於 咱們模塊編譯和分段編譯有着很是大的好處。

例如,咱們有一個子目錄叫subdir,這個目錄下有個Makefile文件,來指明瞭這個目錄下文件的編譯規則。那麼咱們總控的Makefile能夠這樣書寫:

subsystem:
cd subdir && $(MAKE)

其等價於:

subsystem:
$(MAKE) -C subdir

定義$(MAKE)宏變量的意思是,也許咱們的make須要一些參數,因此定義成一個變量比較利於維護。這兩個例子的意思都是先進入「subdir」目錄,而後執行make命令。

咱們把這個Makefile叫作「總控Makefile」,總控Makefile的變量能夠傳遞到下級的Makefile中(若是你顯示的聲明),可是不會覆蓋下層的Makefile中所定義的變量,除非指定了「-e」參數。

若是你要傳遞變量到下級Makefile中,那麼你可使用這樣的聲明:

export <variable ...>

若是你不想讓某些變量傳遞到下級Makefile中,那麼你能夠這樣聲明:

unexport <variable ...>

如:

示例一:

export variable = value

其等價於:

variable = value
export variable

其等價於:

export variable := value

其等價於:

variable := value
export variable

示例二:

export variable += value

其等價於:

variable += value
export variable

若是你要傳遞全部的變量,那麼,只要一個export就好了。後面什麼也不用跟,表示傳遞全部的變量。

須要注意的是,有兩個變量,一個是SHELL,一個是MAKEFLAGS,這兩個變量無論你是否export,其老是要傳遞到下層Makefile 中,特別是MAKEFILES變量,其中包含了make的參數信息,若是咱們執行「總控Makefile」時有make參數或是在上層Makefile中 定義了這個變量,那麼MAKEFILES變量將會是這些參數,並會傳遞到下層Makefile中,這是一個系統級的環境變量。

可是make命令中的有幾個參數並不往下傳遞,它們是「-C」,「-f」,「-h」「-o」和「-W」(有關Makefile參數的細節將在後面說明),若是你不想往下層傳遞參數,那麼,你能夠這樣來:

subsystem:
cd subdir && $(MAKE) MAKEFLAGS=

若是你定義了環境變量MAKEFLAGS,那麼你得確信其中的選項是你們都會用到的,若是其中有「-t」,「-n」,和「-q」參數,那麼將會有讓你意想不到的結果,或許會讓你異常地恐慌。

還有一個在「嵌套執行」中比較有用的參數,「-w」或是「--print-directory」會在make的過程當中輸出一些信息,讓你看到目前的 工做目錄。好比,若是咱們的下級make目錄是「/home/hchen/gnu/make」,若是咱們使用「make -w」來執行,那麼當進入該目錄時,咱們會看到:

make: Entering directory `/home/hchen/gnu/make'.

而在完成下層make後離開目錄時,咱們會看到:

make: Leaving directory `/home/hchen/gnu/make'

當你使用「-C」參數來指定make下層Makefile時,「-w」會被自動打開的。若是參數中有「-s」(「--slient」)或是「--no-print-directory」,那麼,「-w」老是失效的。

3、命令出錯

每當命令運行完後,make會檢測每一個命令的返回碼,若是命令返回成功,那麼make會執行下一條命令,當規則中全部的命令成功返回後,這個規則就 算是成功完成了。若是一個規則中的某個命令出錯了(命令退出碼非零),那麼make就會終止執行當前規則,這將有可能終止全部規則的執行。

有些時候,命令的出錯並不表示就是錯誤的。例如mkdir命令,咱們必定須要創建一個目錄,若是目錄不存在,那麼mkdir就成功執行,萬事大吉, 若是目錄存在,那麼就出錯了。咱們之因此使用mkdir的意思就是必定要有這樣的一個目錄,因而咱們就不但願mkdir出錯而終止規則的運行。


爲了作到這一點,忽略命令的出錯,咱們能夠在Makefile的命令行前加一個減號「-」(在Tab鍵以後),標記爲無論命令出不出錯都認爲是成功的。如:

clean:
-rm -f *.o

還有一個全局的辦法是,給make加上「-i」或是「--ignore-errors」參數,那麼,Makefile中全部命令都會忽略錯誤。而如 果一個規則是以「.IGNORE」做爲目標的,那麼這個規則中的全部命令將會忽略錯誤。這些是不一樣級別的防止命令出錯的方法,你能夠根據你的不一樣喜歡設 置。

還有一個要提一下的make的參數的是「-k」或是「--keep-going」,這個參數的意思是,若是某規則中的命令出錯了,那麼就終目該規則的執行,但繼續執行其它規則。 

4、嵌套執行make

在一些大的工程中,咱們會把咱們不一樣模塊或是不一樣功能的源文件放在不一樣的目錄中,咱們能夠在每一個目錄中都書寫一個該目錄的Makefile,這有利 於讓咱們的Makefile變得更加地簡潔,而不至於把全部的東西所有寫在一個Makefile中,這樣會很難維護咱們的Makefile,這個技術對於 咱們模塊編譯和分段編譯有着很是大的好處。

例如,咱們有一個子目錄叫subdir,這個目錄下有個Makefile文件,來指明瞭這個目錄下文件的編譯規則。那麼咱們總控的Makefile能夠這樣書寫:

subsystem:
cd subdir && $(MAKE)

其等價於:

subsystem:
$(MAKE) -C subdir

定義$(MAKE)宏變量的意思是,也許咱們的make須要一些參數,因此定義成一個變量比較利於維護。這兩個例子的意思都是先進入「subdir」目錄,而後執行make命令。

咱們把這個Makefile叫作「總控Makefile」,總控Makefile的變量能夠傳遞到下級的Makefile中(若是你顯示的聲明),可是不會覆蓋下層的Makefile中所定義的變量,除非指定了「-e」參數。

若是你要傳遞變量到下級Makefile中,那麼你可使用這樣的聲明:

export <variable ...>

若是你不想讓某些變量傳遞到下級Makefile中,那麼你能夠這樣聲明:

unexport <variable ...>

如:

示例一:

export variable = value

其等價於:

variable = value
export variable

其等價於:

export variable := value

其等價於:

variable := value
export variable

示例二:

export variable += value

其等價於:

variable += value
export variable

若是你要傳遞全部的變量,那麼,只要一個export就好了。後面什麼也不用跟,表示傳遞全部的變量。

須要注意的是,有兩個變量,一個是SHELL,一個是MAKEFLAGS,這兩個變量無論你是否export,其老是要傳遞到下層Makefile 中,特別是MAKEFILES變量,其中包含了make的參數信息,若是咱們執行「總控Makefile」時有make參數或是在上層Makefile中 定義了這個變量,那麼MAKEFILES變量將會是這些參數,並會傳遞到下層Makefile中,這是一個系統級的環境變量。

可是make命令中的有幾個參數並不往下傳遞,它們是「-C」,「-f」,「-h」「-o」和「-W」(有關Makefile參數的細節將在後面說明),若是你不想往下層傳遞參數,那麼,你能夠這樣來:

subsystem:
cd subdir && $(MAKE) MAKEFLAGS=

若是你定義了環境變量MAKEFLAGS,那麼你得確信其中的選項是你們都會用到的,若是其中有「-t」,「-n」,和「-q」參數,那麼將會有讓你意想不到的結果,或許會讓你異常地恐慌。

還有一個在「嵌套執行」中比較有用的參數,「-w」或是「--print-directory」會在make的過程當中輸出一些信息,讓你看到目前的 工做目錄。好比,若是咱們的下級make目錄是「/home/hchen/gnu/make」,若是咱們使用「make -w」來執行,那麼當進入該目錄時,咱們會看到:

make: Entering directory `/home/hchen/gnu/make'.

而在完成下層make後離開目錄時,咱們會看到:

make: Leaving directory `/home/hchen/gnu/make'

當你使用「-C」參數來指定make下層Makefile時,「-w」會被自動打開的。若是參數中有「-s」(「--slient」)或是「--no-print-directory」,那麼,「-w」老是失效的。

5、定義命令包

若是Makefile中出現一些相同命令序列,那麼咱們能夠爲這些相同的命令序列定義一個變量。定義這種命令序列的語法以「define」開始,以「endef」結束,如:

define run-yacc
yacc $(firstword $^)
mv y.tab.c $@
endef

這裏,「run-yacc」是這個命令包的名字,其不要和Makefile中的變量重名。在「define」和「endef」中的兩行就是命令序 列。這個命令包中的第一個命令是運行Yacc程序,由於Yacc程序老是生成「y.tab.c」的文件,因此第二行的命令就是把這個文件改更名字。仍是把 這個命令包放到一個示例中來看看吧。


foo.c : foo.y
$(run-yacc)

咱們能夠看見,要使用這個命令包,咱們就好像使用變量同樣。在這個命令包的使用中,命令包「run-yacc」中的「$^」就是 「foo.y」,「$@」就是「foo.c」(有關這種以「$」開頭的特殊變量,咱們會在後面介紹),make在執行命令包時,命令包中的每一個命令會被依 次獨立執行。

相關文章
相關標籤/搜索