Xilinx 學習筆記1---新建工程和建立源代碼文件

時間 2019-11-06

標籤 xilinx 學習筆記新建工程建立源代碼文件简体版

原文原文鏈接

最近終於有空能夠記錄一些以前學習的內容，本博客系列記錄筆者Xilinx ISE學習之旅，固然如今Vivado是學習熱門，一步一步來。搞定

ISE，Vivado上手也會很快。

1.安裝軟件

軟件部分的下載與安裝可自行到Xilinx官網下載http://china.xilinx.com/

2.新建工程文件並編寫源程序編程

圖1 新建工程工具

用過Altera的Quartus II，再使用Xilinx的ISE，基本上流程都差很少，在file---new project，如圖1所示，出現以下圖2界面，分別填寫工程名稱，具體路徑和工做目錄，並選擇頂層源文件類型爲HDL，輸入完畢後點擊next。學習

圖2工程名填寫測試

圖3是工程參數設定，Xilinx的參數設定界面相比於Altera的界面確實要細緻不少，若是用戶是使用評估板，那麼在Evaluation Development Board中能夠對應選擇評估板型號，如果DIY，保持默認。器件選擇根據用戶使用的型號進行選擇，這裏筆者選用Spartan 6 XC6SLX9，Xilinx的Spartan 系列和Altera的 Cyclone系列有點相似，屬於經濟實用型，適合DIYer。選擇好對應的封裝和速度等級。仿真工具能夠選擇ISE自帶的，也能夠選擇Modelsim。點擊next---finish完成工程創建。lua

圖3 工程參數設定spa

完成新建工程後，在ISE軟件端能夠看到所創建的工程名，以及所選擇的元器件型號。在工程文件中也有了變化，增長了ise_ex1.xise工程文件。設計

圖4 軟件內容更改3d

在圖5的工程目錄點擊右鍵，選擇new source，出現圖6所示的界面，設置好源文件名和存放路徑，並選擇verilog進行編程。點擊next，出現端口名，這裏不設置，直接點擊next---finish。blog

圖5 增長源文件get

圖6 文件類型和存放路徑

圖7是新建完成的源文件，已經自動加入了模塊名，頭文件信息和編譯時間單位。

圖7 新建的文件內容

圖8是編寫的1s計時範例，並生成flag使能信號，點擊編譯查看代碼是否有誤，如圖9所示。

圖8 程序範例

圖 9 編譯選項

3.分配引腳

編譯完測試程序後，沒出現錯誤後，若要下載到板級進行測試，須要分配引腳，在菜單欄 Tools----PlanAhead-Pre-Synthesise而後進入到圖10界面，這裏「Site」一列能夠輸入它們對應FPGA的引腳；「I/O Std」一列能夠輸入I/O電平標準；對於輸出信號，「Drive Strength」一列還能夠設置輸出驅動電流強度。配置完成後記得保存，而後退出便可。

圖10 引腳分配

保存引腳分配文件後，會在工程目錄下新增xxx.ucf文件，此文件爲引腳分配文件。雙擊打開ucf文件能夠看到圖12中的內容。使用過Quartus II用戶的朋友，在引腳分配時每每都會使用.tcl腳本文件來分配引腳，方便快速。Xilinx也能夠採用相似方法，操做如圖13所示。

圖11 文件更改

圖12 ucf文件內容

如圖13新建一個ucf文件，如圖14所示，選擇對應的類型選項，點擊finish便可，會自動打開ucf文件，如圖15所示，文件爲空白文件，並在工程下新增了剛纔創建的ucf文件，ucf文件內容能夠仿照以前利用GUI界面配置生成的ucf文件格式書寫，如圖16所示。

圖13 新建ucf文件

圖14 類型選項

圖15 新建的ucf文件

圖16 ucf文件格式

/****************************************************************

//===============================================================

上述內容若是有侵犯到您的權利，請及時與本做者聯繫,會在第一時間處理