片上總線Wishbone 學習（八）週期的同步結束和異步結束

片上總線Wishbone 學習（八）週期的同步結束和異步結束 爲了實現在給定時鐘頻率下的最大可能吞吐量，Wishbone採用了週期異步結束方式。這樣做的結果是從主設備的STB_O到從設備的ACK_O/ERR_O/RTY_O再到主設備的ACK_I/ERR_I/RTY_I輸入形成了一個異步迴路，如圖1所示。在大型SoC設計中，該回路往往成爲整個設計的關鍵路徑，限制系統時鐘頻率的進一步提高。在深亞微米時

>>阅读原文<<