[I2C].I2C總線詳解 I2C總線之(一)---概述

轉自：https://www.cnblogs.com/BitArt/archive/2013/05/27/3101037.html

 一. 基本信息

 

1. 概述

I²C 是Inter-Integrated Circuit的縮寫，發音爲"eye-squared cee" or "eye-two-cee" , 它是一種兩線接口。

 

I²C 只是用兩條雙向的線，一條 Serial Data Line (SDA) ，另外一條Serial Clock (SCL)，也由於有clk同步，因此是個同步總線，又由於只有一根數據線，要麼主發從收，要麼主收從發，因此是一個半雙工總線。

SCL：上升沿將數據輸入到每一個I2C接口的EEPROM器件中；降低沿驅動EEPROM器件輸出數據。(邊沿觸發)SDA：雙向數據線，爲OD門，與其它任意數量的OD與OC門成"線與"關係。

 

2. 輸出級

每個I2C總線器件內部的SDA、SCL引腳電路結構都是同樣的，引腳的輸出驅動與輸入緩衝連在一塊兒。其中輸出爲漏極開路的場效應管，輸入緩衝爲一隻高輸入阻抗的同相器，這種電路具備兩個特色：1)因爲SDA、SCL爲漏極開路結構(OD)，所以它們必須接有上拉電阻,阻值的大小常爲 1k8, 4k7 and 10k ，但1k8 時性能最好；當總線空閒時，兩根線均爲高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的SDA及SCL都是線"與"關係。2)引腳在輸出信號的同時還將引腳上的電平進行檢測，檢測是否與剛纔輸出一致，爲"時鐘同步"和"總線仲裁"提供了硬件基礎(原理???)。

 

 

3. 主設備與從設備

系統中的全部外圍器件都具備一個7位的"從器件專用地址碼"，其中高4位爲器件類型，由生產廠家制定，低3位爲器件引腳定義地址，由使用者定義。主控器件經過地址碼創建多機通訊的機制，所以I2C總線省去了外圍器件的片選線，這樣不管總線上掛接多少個器件，其系統仍然爲簡約的二線結構(區別於SPI, SPI也能夠掛載多個，可是經過cs片選)。終端掛載在總線上，有主端和從端之分，主端必須是帶有CPU的邏輯模塊，在同一總線上同一時刻使能有一個主端，能夠有多個從端，從端的數量受地址空間和總線的最大電容 400pF的限制。　　

 

• 主端主要用來驅動SCL line, 即clock由主發出；
• 從設備對主設備產生響應；

 

兩者均可以傳輸數據，可是從設備不能發起傳輸，且傳輸是受到主設備控制的(I2C從設備不能夠主動發數據，必須主發起，和485並不相同，485是能夠經過協議實現從主動上報，常規I2C會這麼設計嗎???)。

 

 

4. 速率：

　　普通模式：100kHz；

　　快速模式：400kHz；

　　高速模式：3.4MHz；

　　沒有任何須要使用高速SCL，將SCL保持在100k或如下，而後忘了它吧。

二.協議

1.空閒狀態 

　I2C總線總線的SDA和SCL兩條信號線同時處於高電平時，規定爲總線的空閒狀態。此時各個器件的輸出級場效應管均處在截止狀態，即釋放總線，由兩條信號線各自的上拉電阻把電平拉高。 

2.起始位與中止位的定義： 

• 起始信號：當SCL爲高期間，SDA由高到低的跳變；啓動信號是一種電平跳變時序信號(邊沿)，而不是一個電平信號。
• 中止信號：當SCL爲高期間，SDA由低到高的跳變；中止信號也是一種電平跳變時序信號(邊沿)，而不是一個電平信號。

3.ACK

　　3. I2C的ACK和NACK機制

從設備在完整收到主設備的一個字節後，拉低1bit的SDA數據線，通知主設備成功接收，即ACK。

發送器每發送一個字節，就在時鐘脈衝9期間釋放數據線，由接收器反饋一個應答信號。 應答信號爲低電平時，規定爲有效應答位（ACK簡稱應答位），表示接收器已經成功地接收了該字節；應答信號爲高電平時，規定爲非應答位（NACK），通常表示接收器接收該字節沒有成功。 對於反饋有效應答位ACK的要求是，接收器在第9個時鐘脈衝以前的低電平期間將SDA線拉低，而且確保在該時鐘的高電平期間爲穩定的低電平。 若是接收器是主控器，則在它收到最後一個字節後，發送一個NACK信號，以通知被控發送器結束數據發送，並釋放SDA線，以便主控接收器發送一箇中止信號P。

   以下圖邏輯分析儀的採樣結果：釋放總線後，若是沒有應答信號，sda應該一直持續爲高電平，可是如圖中藍色虛線部分所示，它被拉低爲低電平，證實收到了應答信號。
這裏面給咱們的兩個信息是：1)接收器在SCL的上升沿到來以前的低電平期間拉低SDA；2)應答信號一直保持到SCL的降低沿結束；正如前文紅色標識所指出的那樣。

 

4.數據的有效性：

I2C總線進行數據傳送時，時鐘信號爲高電平期間，數據線上的數據必須保持穩定(即clock高電平爲採樣時間)，只有在時鐘線上的信號爲低電平期間，數據線上的高電平或低電平狀態才容許變化。
個人理解：雖然只要求在高電平期間保持穩定，可是要有一個提早量，也就是數據在SCL的上升沿到來以前就需準備好，由於在前面I2C總線之(一)---概述一文中已經指出，數據是在SCL的上升沿打入到器件(EEPROM)中的。

5.數據的傳送：

　　在I2C總線上傳送的每一位數據都有一個時鐘脈衝相對應（或同步控制），即在SCL串行時鐘的配合下，在SDA上逐位地串行傳送每一位數據。數據位的傳輸是邊沿觸發。

 三.工做過程

　　總線上的全部通訊都是由主控器引起的。在一次通訊中，主控器與被控器老是在扮演着兩種不一樣的角色。

　　I2C的從機地址爲7bit，剩餘的一個bit表明本次是讀仍是寫，以下面的寫和讀示例，能看出來，特別是讀的時候，主先把從機地址+writebit和讀寄存器地址發出去，而後再發出從機地址消息並帶上readbit，最後等待接收；寫的話直接從機地址+writebit+Data就能夠。

1.主設備向從設備發送數據

　　主設備發送起始位，這會通知總線上的全部設備傳輸開始了，接下來主機發送設備地址，與這一地址匹配的slave將繼續這一傳輸過程，而其它slave將會忽略接下來的傳輸並等待下一次傳輸的開始(從器件屬性來看，非地址器件丟掉其餘數據包)。主設備尋址到從設備後，發送它所要讀取或寫入的從設備的內部寄存器地址； 以後，發送數據。數據發送完畢後，發送中止位：

I2C接口EEPROM寫入過程以下：

　　發送起始位

• 發送從設備的地址和讀/寫選擇位；釋放總線，等到EEPROM拉低總線進行應答；若是EEPROM接收成功，則進行應答；若沒有握手成功或者發送的數據錯誤時EEPROM不產生應答，此時要求重發或者終止。
• 發送想要寫入的內部寄存器地址；EEPROM對其發出應答；
• 發送數據
• 發送中止位.
• EEPROM收到中止信號後，進入到一個內部的寫入週期，大概須要10ms(看來EEPROM的10ms是業內通用的???)，此間任何操做都不會被EEPROM響應；(所以以這種方式的兩次寫入之間要插入一個延時，不然會致使失敗，博主曾在這裏小坑了一下)

   

　　詳細：

　　須要說明的是：主控器經過發送地址碼與對應的被控器創建了通訊關係，而掛接在總線上的其它被控器雖然同時也收到了地址碼，但由於與其自身的地址不相符合，所以提早退出與主控器的通訊；

2.主控器讀取數據的過程：

　　讀的過程比較複雜，在從slave讀出數據前，你必須先要告訴它哪一個內部寄存器是你想要讀取的，所以必須先對其進行寫入(dummy write)：

• 發送起始位；

• 發送slave地址+write bit set；

• 發送內部寄存器地址；

• 從新發送起始位，即restart；

• 從新發送slave地址+read bit set；

• 讀取數據

  主機接收器在接收到最後一個字節後，也不會發出ACK信號。因而，從機發送器釋放SDA線，以容許主機發出P信號結束傳輸。 

• 發送中止位   

詳細： 

爲了加深對I2C總線的理解，用C語言模擬IIC總線，邊看源代碼邊讀波形：

以下圖所示的寫操做的時序圖：